@MSGID: <65121326@news.ausics.net> 4edffc4f
@REPLY: <87h6ni5rws.fsf@tilde.institute> 346e274f
@REPLYADDR Computer Nerd Kev
<not@telling.you.invalid>
@REPLYTO 2:5075/128 Computer Nerd Kev
@CHRS: CP866 2
@RFC: 1 0
@RFC-Message-ID: <65121326@news.ausics.net>
@RFC-References: <6510ba28@news.ausics.net>
1@dont-email.me> 10@dont-email.me> <87h6ni5rws.fsf@tilde.institute>
@TZUTC: 1000
@PID: tin/2.0.1-20111224 ("Achenvoir") (UNIX)
(Linux/2.4.31 (i586))
@TID: FIDOGATE-5.12-ge4e8b94
yeti <yeti@tilde.institute> wrote:
> Will such things end in the RISC-V era?
> 
> Probably not.
> 
> ISA extensions to the open RISC-V definitions and the helpers around the
> CPU still may be kept closed.  Only systems where we get each gate of
> the whole system documented can prove not to do such things.
> 
> So I hope that this project still lives and continues:
> 
> Self-Hosting (Almost) All The Way Down
> A FPGA-based Fedora-capable computer that can rebuild its own bitstream
>

Interesting. But going from the benchmarks in the linked research
paper, it`s a long way behind the standards of "modern CPUs" at
65MHz clock speed. I haven`t watched the video yet, but it looks
like 100MHz is their current maximum clock speed with "proprietary
non-FOSS HDL toolchain (Vivado)".

Still interesting, but so long as software like web browsers
continue to bloat up to the limits of current hardware, I don`t see
the FPGA CPU approach being more than an extremely obscure niche.

IBM`s OpenPOWER CPUs, like POWER9 in the first article, might be
the closest that you can get to a practical open CPU design. You
just have to trust that IBM really make chips matching the
published designs.

> But then we still have to trust the FPGA chip`s contents. *sigh*
> 
> Hopefully someone has ideas how to verify them to be free of backdoors.

It depends whether the people behind that project are right that
there can`t be silicon-level backdoors in the FPGAs themselves. I
doubt there are _now_ because it`s such a niche, but if millions of
FPGAs were selling for use with one or two dominate CPU
applications, I think it would be pretty easy for governments to
force manufacturers to sneek sub-systems into the FPGA chips that
could influence the behaviour of the most popular core designs.

Someone did build a RISC-V CPU from discrete logic chips, which
really could be fully verified for backdoors:
https://spectrum.ieee.org/build-a-riscv-cpu-from-scratch

But it runs at under 1MHz.

-- 
__          __
#_ < |\\| |< _#
--- tin/2.0.1-20111224 ("Achenvoir") (UNIX) (Linux/2.4.31 (i586))
 * Origin: Ausics - https://ausics.net (2:5075/128)
SEEN-BY: 5001/100 5005/49 5015/255 5019/40 5020/715
848 1042 4441 12000
SEEN-BY: 5030/49 1081 5075/128
@PATH: 5075/128 5020/1042 4441