@MSGID: 2:5020/570.77 6748c1f4
@REPLY: 2:5029/32@fidonet 67489df7
@CHRS: CP866 2
@TZUTC: 0300
@TID: hpt/lnx 1.4.0-sta 16-02-06

   Hello Alexey!

28 Nov 24 19:41, you wrote to me:

 DS>> есть). Читаю разные доки, но итоговая картинка не складывается...
 DS>> Может у кого-то есть опыт в подобном?
 DS>>  ЗЫ: Да, зняю, что вопрос скорее тупой ))
 AB> Ох, сомневаюсь я, что здесь кто-то остался с реальным опытом.
 AB> p.s. Сам я Xilinx не дружу, как-то исторически сложилось только с
 AB> Altera/Intel. Ну сейчас еще Lattice пытаюсь использовать.

  Ну вдруг? ) Как выяснилось - использую AXI SPI от Xilinx не
получится это реализовать, ибо там нога CS не может жить отдельно от
остальных у SPI. Поэтому прикрутил пока пример от Elm-Chan`а, где это вообще
реализовано через GPIO ногодрыгом. Буду пробовать - если получится, даже может
так и оставлю. Функция у этой фичи чисто сервисная, скорость не важна.
А потом, может быть, получится и по-нормальному сделать, кто знает?

  Как впечатления от Lattice? Я еще на Gowin засматриваюсь, но не
до него пока - работы и так много...

Denis


--- GoldED+/LNX 1.1.5-b20180707
 * Origin:   --=<(R2AIV station)>=-- (2:5020/570.77)
SEEN-BY: 50/109 104/117 221/6 240/1120 301/1 341/66
452/166 455/19 460/58
SEEN-BY: 463/68 467/888 469/122 4500/1 5000/111
5001/100 5005/49 5010/352
SEEN-BY: 5015/42 46 5019/40 5020/101 113 290 545
570 715 828 830 846 848 921
SEEN-BY: 5020/1042 4441 12000 5022/2 77 128
5023/24 5026/49 5029/32 5030/49
SEEN-BY: 5030/115 1081 5034/13 5050/151 5053/51 400
5054/89 5055/73 5058/104
SEEN-BY: 5060/900 5061/15 133 5075/128 5083/1 444
6035/3 6055/7 6056/1
SEEN-BY: 6078/80 6090/1
@PATH: 5020/570 715 1042 4441