COMP.ARCH---------------- < Пред. | След. > -- < @ > -- < Сообщ. > -- < Эхи > --
 Nп/п : 70 из 100
 От   : MitchAlsup                          2:5075/128        29 сен 23 17:11:53
 К    : Stefan Monnier                                        29 сен 23 03:13:02
 Тема : Re: Introducing ForwardCom: An open ISA with variable-length vector
----------------------------------------------------------------------------------
                                                                                 
@MSGID:
<901e43e0-902d-4f5d-8ae4-22c570a94191n@googlegroups.com> 885ae6e1
@REPLY: <jwv5y3ydyqr.fsf-monnier+comp.arch@gnu.org>
497f049c
@REPLYADDR MitchAlsup <MitchAlsup@aol.com>
@REPLYTO 2:5075/128 MitchAlsup
@CHRS: CP866 2
@RFC: 1 0
@RFC-References: 1@dont-email.me>
<memo.20230916204926.16432A@jgd.cix.co.uk> 1@dont-email.me> 1@dont-email.me>
<287e35a5-e78f-4ae2-bbb1-606f7bbdfe98n@googlegroups.com> <jwv5y3ydyqr.fsf-monnier+comp.arch@gnu.org>
@RFC-Message-ID:
<901e43e0-902d-4f5d-8ae4-22c570a94191n@googlegroups.com>
@TZUTC: -0700
@PID: G2/1.0
@TID: FIDOGATE-5.12-ge4e8b94
On Monday, September 25, 2023 at 11:25:30 AM UTC-5, Stefan Monnier wrote:
> > there are a few solutions i have encountered (i would be 
> > interested to hear of more) 
> > * "tagged" registers. ForwardCom actually has tags already
> [...]
> > * "Control Status Registers". Power ISA has "bit-accuracy"
> [...]
> > * "Prefixing". a RISC-uniform Prefix instruction (similar to
> [...]
> > fascinatingly, though, they *do* still impact the Decoder Phase 
> > to some extent, i`d be interested to hear peoples` thoughts on 
> > how to overcome some of those problems.
<
> I think you can`t get a good answer before clarifying what it is that 
> you consider as the problem in "opcode proliferation" (after all, 
<
The problem is that the Cartesian-product associated with SIMD
causes thousands of microscopic instructions to be needed (for
example ARM has at least 1,300 SIMD instructions, others worse.)
<
It is my contention that sooner or later one needs to respect the R
as the first letter in RISC and make it stand for REDUCED !!
<
It is also my contention that nobody with more than 
200 instructions can be called RISC.
<
> "prefixing" is just another name for variable-length instructions, and 
> what is considered as "opcode" vs "immediate operand" within an 
> instruction is largely philosophical). 

> As you point out, part of the complexity doesn`t come from 
> instruction encoding, really, but from the actual desired semantics. 

> So in terms of instruction encoding, the main issues would be: 
>
--- G2/1.0
 * Origin: usenet.network (2:5075/128)
SEEN-BY: 5001/100 5005/49 5015/255 5019/40 5020/715
848 1042 4441 12000
SEEN-BY: 5030/49 1081 5058/104 5075/128
@PATH: 5075/128 5020/1042 4441



   GoldED+ VK   │                                                 │   09:55:30    
                                                                                
В этой области больше нет сообщений.

Остаться здесь
Перейти к списку сообщений
Перейти к списку эх