@MSGID:
<4d0f22f5-609d-4ebc-8926-b40827d4b2d3n@googlegroups.com> e76739c8
@REPLY:
<a2b939de-b709-498f-ac87-52633801bd02n@googlegroups.com> 7d70d711
@REPLYADDR Quadibloc <jsavard@ecn.ab.ca>
@REPLYTO 2:5075/128 Quadibloc
@CHRS: CP866 2
@RFC: 1 0
@RFC-References:
1@newsreader4.netcologne.de> <memo.20230917185814.16292G@jgd.cix.co.uk>
<fbed57b4-1553-4b63-b39e-c130754b3aa8n@googlegroups.com> <a2b939de-b709-498f-ac87-52633801bd02n@googlegroups.com>
@RFC-Message-ID:
<4d0f22f5-609d-4ebc-8926-b40827d4b2d3n@googlegroups.com>
@TZUTC: -0700
@PID: G2/1.0
@TID: FIDOGATE-5.12-ge4e8b94
On Monday, September 25, 2023 at 4:40:46 AM UTC-6, Quadibloc wrote:
> On Sunday, September 24, 2023 at 11:59:41 AM UTC-6, Quadibloc wrote: 
> 
> > On the page 
> > 
> > http://www.quadibloc.com/arch/per14.htm
>
> Upon review of the contents of the two pages involved, I have now 
> moved the new material from that page to the bottom of this 
> page instead: 
> 
> http://www.quadibloc.com/arch/per04.htm 
>
Now, I have updated the material on this latter page, in order to
reflect the fact that modern DRAM chips, in order to perform at
maximum efficiency, need to be accessed in units of sixteen
consecutive - and aligned - locations.

So now, instead of a major sacrifice of memory bandwidth, we can
use memory at full bandwidth, but for two of the possible memory
widths to be supported, we need to leave a small fraction of memory
unused - 1/64th for the 36-bit word, and 3/128ths for the 60-bit
word.
 
John Savard
--- G2/1.0
 * Origin: usenet.network (2:5075/128)
SEEN-BY: 5001/100 5005/49 5015/255 5019/40 5020/715
848 1042 4441 12000
SEEN-BY: 5030/49 1081 5058/104 5075/128
@PATH: 5075/128 5020/1042 4441